こんにちは。　第3回は“組み合わせ回路”についてです。
デジタル回路の世界では、基本中の基本ですね。ベーシックな技術だからこそ設計品質に直結する重要な要素でもあり、今回はこの組み合わせ回路について“ひとり言”をつぶやいてみたいと思います。

■組み合わせ回路とは
組み合わせ回路とは、入力信号の組み合わせのみで出力が決まるデジタル論理回路のことです。
フリップフロップ（F/F）などの記憶素子を持たないため、過去の状態を記憶しない点が特徴です。
AND、OR、NOT、XORなどの基本論理ゲートを複数組み合わせて構成され、加算器やマルチプレクサなど、さまざまな回路で利用されています。
デジタル回路の基本的な構成要素であり、デジタルシステムが機能するための基本的な論理を実現するために不可欠です。

■信頼性向上と冗長化
論理回路の信頼性を高め、製造上の欠陥を回避する手法として、組み合わせ回路の冗長化があります。
信頼性向上のためのハードウェア冗長化として、回路を多重化したり予備を持たせたりする手法があり、同じ回路を３つ並列に配置して出力を多数決判定する三重冗長化、回路を二重化して演算した結果を比較することによりエラーを検出する二重冗長化などがあります。
製造欠陥救済のための物理的冗長化として、メモリ回路の周辺に予備回路を配置し、不良箇所が検出された場合に物理的に差し替える冗長メモリセルアレイなどがあります。

■冗長化のデメリットと設計の工夫
一方で、冗長性を持たせることにはデメリットも存在します。
回路を並列配置することで面積や消費電力が増大するほか、故障検査において意図しない故障を作り込み故障の検出率を低下してしまう場合もあります。
また、LSI設計において多入力の組み合わせ回路をハードウェア記述言語（HDL）で記述する際、条件分岐などで意図せず冗長な回路記述になってしまうことも少なくありません。
回路合成時に最適化される部分もありますが、記述段階から冗長性を意識して整理しておくことで、

• 検証シナリオの簡素化
• 検証時間の短縮
• 回路規模の削減

といった効果が期待できます。
基本を丁寧に書く　それが最終的に品質の高いLSI設計につながるのだと、改めて感じる今日この頃です。

次回はフリップフロップについてです。